建立时间和保持时间检测_【CMA/CNAS认证】

建立时间与保持时间的检测技术

在数字集成电路，特别是同步时序电路的设计与验证中，建立时间与保持时间是决定电路能否在指定时钟频率下可靠工作的两个最关键的时序参数。建立时间是指时钟信号有效边沿到达之前，数据输入必须保持稳定的最短时间；保持时间则是指时钟信号有效边沿到达之后，数据输入必须继续保持稳定的最短时间。对这两个参数进行精确检测，是确保芯片功能正确、性能达标及可靠性高的必要环节。

1. 检测项目：方法及原理

检测的核心目标是精确测量数据信号相对于时钟有效边沿的时序裕量。主要方法如下：

1.1 片上扫描链测试法

原理：利用设计时插入的可测试性结构，将内部时序节点连接成串行扫描链。测试时，首先通过扫描链将特定的测试向量载入触发器的数据端；随后施加一个功能时钟周期，捕获触发器响应；最后通过扫描链将捕获结果移出并与预期结果比较。通过系统性地改变扫描载入数据相对于捕获时钟的时序关系（即进行时钟偏移），可以判断电路正常工作的时间窗口，从而反推出建立时间和保持时间。
优点：能够检测芯片内部大量关键节点的时序，覆盖率高，是生产测试和特性分析的主要手段。
缺点：需要额外的电路面积，且测试速度受扫描链移位频率限制。

1.2 延时故障测试法

原理：基于固定故障模型扩展，通过施加一对测试向量来激活一条路径，并使路径上的传输延时在时钟周期内体现出来。通过调整测试时钟频率或分析在特定频率下的测试失败情况，可以推断路径上的总延时是否违反建立时间要求。针对保持时间，则主要检测由于时钟偏移或数据路径过快导致的短路径问题。
方法：
- 低速测试：在较低频率下验证逻辑功能。
- 高速测试：逐步提高测试时钟频率直至电路失效，以确定建立时间裕量。
- 非标速测试：使用两个不同频率的时钟进行发射与捕获，以检测特定路径的延时。
优点：无需或仅需少量可测试性设计，概念直观。
缺点：测试向量生成复杂，对微小延时缺陷的检测分辨率有限。

1.3 直接参数测试法

原理：使用高性能自动测试设备，直接控制时钟和数据信号的边沿时序精度至皮秒级。通过执行“建立时间搜索”和“保持时间搜索”算法，精确找到数据信号失效的边界。
- 建立时间搜索：固定时钟边沿，逐步将数据信号从远离时钟边沿的位置向时钟边沿靠近（改变其建立关系），直至读取结果出错，此时数据与时钟边沿的时间差即为实际建立时间。
- 保持时间搜索：固定时钟边沿，逐步将数据信号从时钟边沿之后向时钟边沿靠近（缩短其保持关系），直至读取结果出错，此时的时间差即为实际保持时间。
优点：测量结果直接、精确，是芯片特性分析和模型库提取的标准方法。
缺点：测试成本高，通道数量有限，通常用于关键路径和工艺角度的验证。

1.4 内建自测试法

原理：在芯片内部集成专用的时序测试电路，如环形振荡器、时间数字转换器或可变延时线等。这些结构能够通过测量环形振荡器的频率或信号通过特定路径的延时，来间接反映芯片在不同工艺、电压、温度条件下的时序特性变化，从而评估建立/保持时间的总体裕量。
优点：可进行在线监测和现场可靠性评估，速度快。
缺点：测量的是相对或宏观的时序变化，难以精确到具体标准单元的建立/保持时间参数。

2. 检测范围：应用领域需求

半导体制造与工艺开发：用于工艺角度的特性描述，建立标准单元库的时序模型（.lib文件），监控工艺波动对时序的影响。
集成电路设计验证：在流片前进行静态时序分析和后仿真验证，流片后对原型芯片进行硅片特性分析，确认设计是否满足时序约束。
集成电路生产测试：在量产中筛选出因制造缺陷导致时序违规（如建立时间或保持时间违例）的故障芯片，确保出厂质量。
高可靠性与军工电子：在极端温度、电压条件下进行全范围时序测试，确保设备在严苛环境下仍能稳定工作。
高速通信与计算：对CPU、GPU、SerDes、高速存储器接口等的工作频率和时序裕量进行极致化验证，是提升性能的关键。
汽车电子与功能安全：按照ISO 26262标准，需要对时序完整性进行评估，防止因软错误或老化导致的时序失效，影响功能安全。

3. 检测标准：国内外规范

检测活动通常遵循和引用以下多层次的规范：

国际电气与电子工程师学会标准：
- IEEE 1149.1：标准测试访问端口与边界扫描架构。为扫描链测试提供了基础的接口和控制协议。
- IEEE 1500：嵌入式核测试标准。扩展了针对片上系统可测试性设计的标准，包含时序测试支持。
国际半导体技术路线图：虽然现已转型，但其历史文件对高性能芯片的时序测试挑战和方向有重要指导意义。
行业通用规范：
- STIL：标准测试接口语言。用于描述测试向量、时序和波形格式，是ATE测试程序开发的基础。
- SVF/JTAG：串行向量格式文件，常用于指导基于JTAG的扫描测试操作。
国内标准：
- GB/T 35003-2018《半导体器件微机电器件 MEMS的可靠性试验方法》：虽针对MEMS，但其对微电子器件可靠性测试的理念相通。
- GJB 548《微电子器件试验方法和程序》：军用标准，其中包含详细的参数测试和寿命试验方法，对时序参数的严格测试有指导作用。
- CC标准：中国相关行业（如通信）也会制定具体的器件测试规范，其中包含对接口时序的要求。

4. 检测仪器：主要设备及功能

4.1 自动测试设备

功能：集成电路测试的核心平台。其高性能数字通道可产生和测量纳秒至皮秒级精度的数字波形。通过其内部的精密时序发生器，能够精确控制时钟和数据信号的边沿位置，直接实施建立/保持时间搜索算法。其参数测量单元能进行高精度电压和电流测量。
关键指标：时序分辨率、边沿放置精度、通道速率、矢量存储深度。

4.2 采样示波器

功能：用于芯片引脚或板级信号完整性的诊断和分析。通过等效采样技术，可以观测高速数据信号和时钟信号的眼图，直观评估建立时间裕量和保持时间裕量，分析抖动和噪声的影响。
关键指标：带宽、采样率、固有抖动。

4.3 时域反射计

功能：主要用于检测芯片封装、印制电路板上的传输线阻抗不连续性和故障定位。通过分析反射波形，可以评估信号路径的完整性，而路径质量直接影响到最终的建立/保持时间。
关键指标：上升时间、动态范围。

4.4 逻辑分析仪

功能：具有多通道、深存储的特点，可同步捕获长时间的时钟和数据总线信号，用于系统级调试，定位间歇性的时序问题或验证协议层的时序关系。
关键指标：通道数、最大采样率、存储深度。

4.5 可编程延时发生器

功能：在实验室原型调试中，可作为独立的精密延时控制单元，为时钟或数据路径插入可编程的延时，用于手动验证时序容限。
关键指标：延时范围、分辨率、精度。

综上，建立时间与保持时间的检测是一个从设计理论到物理实现、从制造工艺到系统应用的系统性工程。它依赖于严谨的测试方法、覆盖广泛的应用标准以及精密的测量仪器，共同构成保障现代数字集成电路性能与可靠性的基石。随着工艺节点不断演进和时钟频率持续提升，其时序检测技术也将面临更高的精度、更复杂的干扰和更高效的测试策略等挑战。