您现在的位置：首页 > 检测项目 > 其他检测

半导体深能级测试

1对1客服专属服务，免费制定检测方案，15分钟极速响应

可选形式：电子报告纸质报告

可选语言：中文报告英文报告

发布时间：2025-03-06 09:37:33 更新时间：2025-03-05 09:37:57

点击：0

作者：中科光析科学技术研究所检测中心

一、检测核心意义与物理背景

半导体深能级缺陷（Deep Level Defects）是位于禁带中远离导带底或价带顶的局域态能级（通常＞0.3 eV），由 晶体生长缺陷（位错、空位）、 掺杂不均匀 或 界面态 引起，直接影响器件的 载流子寿命、 漏电流 及 可靠性。通过深能级测试可量化缺陷密度（NTNT）、能级位置（ETET）及俘获截面（σσ），为工艺优化与器件失效分析提供关键依据。

二、核心检测方法与标准技术

1. 深能级瞬态谱（DLTS）

检测参数	物理意义	测试条件	仪器设备
能级位置（ETET）	缺陷能级距导带/价带的位置（eV）	温度扫描（50~400K），反向偏压脉冲触发瞬态	DLTS系统（PhysTech FT-1230）
缺陷密度（NTNT）	单位体积缺陷数量（cm⁻³）	脉冲宽度（1μs~1s），电容瞬态信号积分	高精度电容计（Boonton 7200）
俘获截面（σσ）	载流子被缺陷俘获的概率（cm²）	Arrhenius图拟合（ln⁡(τT2)vs1/Tln(τT2)vs1/T）	低温恒温器（Janis ST-500）

2. 电容-电压（C-V）与导纳谱（Admittance Spectroscopy）

检测参数	物理意义	测试条件	仪器设备
载流子浓度分布	空间电荷区载流子密度（cm⁻³）	频率1kHz~~1MHz，偏压扫描（-10V~~+10V）	C-V分析仪（Agilent B1500A）
界面态密度（DitDit）	界面缺陷态密度（eV⁻¹cm⁻²）	高频（1MHz）与低频（1kHz）C-V对比	多频LCR表（Keysight E4980A）
激活能（EAEA）	缺陷热激活能（eV）	温度相关C-V（100~400K）	温控探针台（Lake Shore TTPX）

3. 其他辅助技术

光致发光谱（PL）：低温下（4K）检测缺陷相关发光峰（如GaAs中EL2缺陷）；
深能级瞬态电流（DLOS）：适用于高阻材料或绝缘体缺陷分析；
正电子湮灭谱（PAS）：探测空位型缺陷（灵敏度达10¹⁵ cm⁻³）。

三、检测流程与操作规范

1. 样品制备

器件结构：制备肖特基二极管或MOS电容结构（金属电极直径≤200μm）；
表面处理：HF酸清洗（去除氧化层）+ 氮气吹干（避免表面态干扰）；
低温封装：液氮冷却样品台（避免热扰动导致能级展宽）。

2. DLTS测试步骤

偏压设置：施加反向偏压（如-5V）耗尽样品，脉冲偏压（如0V）注入载流子；
温度扫描：以0.1K/s速率升温，记录电容瞬态信号（时间常数 ττ）；
数据分析：
- 计算能级：ET=kBTln⁡(vthσNCτ)ET=kBTln(vthσNCτ)（vthvth为热速度，NCNC为导带态密度）；
- 拟合俘获截面：σ=1vthNCτeET/(kBT)σ=vthNCτ1eET/(kBT)。

3. 关键输出与判读

DLTS谱图：峰值对应缺陷能级，峰高正比于 NTNT；
Arrhenius图：斜率给出 ETET，截距计算 σσ；
缺陷分类：区分点缺陷（如Si中Au受主）、复合体缺陷（如GaN中CN-ON）或界面态。

四、常见问题与解决方案

问题现象	可能原因	解决方案
DLTS信号噪声大	表面漏电或接触不良	优化欧姆接触工艺（快速退火，温度400℃×30s），涂覆绝缘胶（如聚酰亚胺）隔离表面漏电路径
多峰重叠难分辨	多种缺陷能级相近	采用高分辨率DLTS（变率扫描技术），或结合温度调制C-V分离响应信号
俘获截面异常低	缺陷局域态波函数交叠不足	验证测试温度范围是否覆盖缺陷热激发区间，或使用光激发DLTS（光学DLTS）补充测试
C-V曲线畸变	界面态快速响应或串联电阻影响	提高测试频率至1MHz（抑制界面态响应），校准串联电阻（四探针法修正）

五、检测设备与标准体系

1. 核心设备推荐

设备类型	功能与要求	推荐型号
高灵敏度DLTS系统	温度范围10~500K，瞬态信号分辨率≤0.1fF	PhysTech FT-1230
半导体参数分析仪	支持C-V/LF-HF/脉冲测试，电流分辨率≤1fA	Keysight B1500A
低温探针台	温度稳定性±0.1K，真空度≤10⁻⁶ mbar	Lake Shore CRX-4K

2. 国内外标准参考

国际标准：ASTM F1392（C-V测试）、SEMI MF42（载流子浓度）、IEC 60749（可靠性测试）；
中国标准：GB/T 14264（半导体材料缺陷检测）、GB/T 16525（晶圆电学特性）；
行业规范：JEDEC JESD22（可靠性测试方法）、ITRS（半导体技术路线图）。

六、应用案例解析

案例1：SiC功率器件漏电流异常

问题：4H-SiC肖特基二极管反向漏电流达1μA/cm²（预期≤10nA/cm²）。
DLTS检测：发现Z₁/₂深能级缺陷（ET=0.7ET=0.7 eV，NT=5×1013NT=5×1013 cm⁻³），源自晶体生长中碳空位。
解决方案：优化升华法生长工艺（降低C/Si比），缺陷密度降至1×10¹² cm⁻³，漏电流达标。

案例2：GaN HEMT界面态导致电流崩塌

检测分析：C-V测试显示界面态密度 Dit=3×1012Dit=3×1012 eV⁻¹cm⁻²（AlGaN/GaN异质结）。
改进方案：采用MOCVD原位SiN钝化层，DitDit降至5×10¹¹ eV⁻¹cm⁻²，动态电阻改善10倍。

七、技术前沿与创新方向

原子级缺陷表征：扫描隧道显微镜（STM）结合DLTS，定位单个深能级缺陷；
超快光谱技术：飞秒泵浦-探测测量缺陷载流子动力学（时间分辨率＜100fs）；
AI辅助分析：机器学习识别DLTS谱图特征（分类精度＞95%），自动关联工艺参数。

通过系统性深能级测试，可精准定位半导体材料的 缺陷指纹，指导工艺优化与器件设计。建议企业建立 “缺陷数据库” 并与 器件电性参数 关联分析，结合 多尺度模拟（DFT+TCAD）预测缺陷影响，并关注 宽禁带半导体（GaN、SiC）与 二维材料（MoS₂、hBN）的新型缺陷检测挑战。