您现在的位置：首页 > 检测项目 > 其他检测

裸芯片测试

1对1客服专属服务，免费制定检测方案，15分钟极速响应

可选形式：电子报告纸质报告

可选语言：中文报告英文报告

发布时间：2025-06-16 13:50:03 更新时间：2025-06-15 13:59:05

点击：0

作者：中科光析科学技术研究所检测中心

裸芯片测试（Bare Die Testing）是指在集成电路封装前，对切割分离后的单个裸芯片进行的电气性能和功能验证。这是半导体制造流程中至关重要的质量控制环节，直接剔除有缺陷的芯片，避免不良品进入后续昂贵的封装阶段，有效降低成本并确保最终产品的良率和可靠性。裸芯片测试的重点检测项目涵盖多个层面：

一、核心电性能测试

DC参数测试：
- 目的： 验证芯片在静态（直流）条件下的基本电气特性是否符合规格。
- 关键项目：
  - 电源电流测试： 测量芯片在各种静态工作模式（如待机、休眠、全功能开启）下的电流消耗 (IDD, ICC)，识别短路、漏电或功耗异常。
  - 输入/输出引脚特性：
    - 输入漏电流 (IIL, IIH): 测量输入引脚在施加低电平(VIL)或高电平(VIH)电压时的漏电流大小，判断输入缓冲器性能。
    - 输出驱动能力 (VOL, VOH, IOL, IOH): 测量输出引脚在驱动规定负载电流 (IOL, IOH) 时的输出电压 (VOL, VOH)，确保其能正确驱动负载。
    - 输出漏电流 (IOZL, IOZH): 测量输出引脚处于高阻态 (Z) 时的漏电流。
  - 内部节点电压： 验证关键内部节点（如基准电压源 VREF、内部电源轨）的电压值是否在允许范围内。
  - 导通电阻 (RON): 对于功率器件或模拟开关，测量其导通状态下的电阻值。
AC参数测试：
- 目的： 验证芯片在动态（交流）条件下的开关速度和时序特性。
- 关键项目：
  - 传输延迟 (TPD, TPHL, TPLH): 测量信号从输入引脚变化到引起输出引脚响应所需的时间（包括上升和下降延迟）。
  - 建立时间 (TSU) 和保持时间 (TH): 验证时钟信号与数据信号之间的时序关系，确保数据在时钟有效边沿被正确捕获（尤其对存储单元、寄存器）。
  - 时钟频率 (FMAX): 确定芯片在满足所有时序约束下能稳定工作的最高时钟频率。
  - 脉冲宽度、上升时间(TR)、下降时间(TF)： 验证时钟信号或控制信号的波形质量是否符合要求。
  - 访问时间 (TACC): 对于存储器类芯片，测量从地址有效到数据输出稳定所需的时间。
功能测试：
- 目的： 全面验证芯片的逻辑功能是否完全符合设计规范和真值表。
- 关键方法：
  - 向量测试： 向芯片的输入引脚施加一系列预定义的电平信号（测试向量），并捕获输出引脚的响应，与预期结果（黄金向量）进行比对。需要高覆盖率的测试向量生成。
  - 扫描测试： 利用芯片内部植入的可测性设计结构（如扫描链），将内部寄存器的状态移入移出，实现对内部组合逻辑和时序逻辑的高可控性和高可观测性测试。
IDDQ /静态电流测试：
- 目的： 检测芯片在静态（无开关动作）且输入稳定时的静态电源电流 (IDDQ)。异常高的IDDQ通常指示存在制造缺陷，如栅氧短路、桥接短路等物理缺陷。
- 特点： 是一种非常有效的缺陷筛查手段，对某些类型的物理缺陷非常敏感。

二、结构测试 (基于可测性设计 - DFT)

扫描测试：
- 目的： 检测组合逻辑和时序逻辑单元中的固定型故障（Stuck-at Faults）、延迟故障等。
- 方法： 通过扫描链结构，将测试向量串行移入内部寄存器，施加功能时钟捕获逻辑响应，再将结果串行移出比对。是数字电路测试覆盖率的核心保障。
存储器内建自测试：
- 目的： 专门针对芯片内嵌的SRAM、DRAM、ROM、Flash等存储器模块进行测试。
- 关键项目： 检测单元失效（开路/短路）、地址译码器故障、读写逻辑故障、行列间短路、相邻单元干扰、数据保持能力等。
- 优点： 通常由片内BIST控制器自动执行，速度快，对外部测试设备要求较低。
逻辑内建自测试：
- 目的： 利用伪随机测试向量生成器在片内生成测试向量，并利用片上响应分析器压缩输出结果，与预期签名比对，用于测试芯片的随机逻辑部分。
- 优点： 测试时间相对固定，不依赖外部传输大量测试向量。
边界扫描测试：
- 目的： 基于JTAG标准，主要用于测试芯片输入/输出引脚的连接性、功能以及芯片间互连（在系统级测试中更常用，裸芯测试中也可用于验证IO缓冲器和边界扫描逻辑本身）。
- 关键项目： 引脚开路/短路测试、IO缓冲器功能测试。

三、可靠性筛选与早期失效检测

虽然一些严格意义上的寿命可靠性测试（如高温工作寿命测试 HTOL）通常在封装后进行，但裸芯片阶段可施加一些应力进行初步筛选：

老化测试： 在略高于正常工作的电压 (VDD+) 和/或温度 (Tj+) 条件下，对芯片施加短暂的功能或向量测试 (Burn-in)。目的是加速潜在早期失效（如栅氧缺陷）的暴露，剔除“婴儿死亡率”高的芯片。
早期失效筛选： 结合老化或其他方法，剔除在初始测试通过但在施加短期应力后即失效的芯片。

四、物理与缺陷检测 (无损或微损)

此类测试常与电测结合或在其前后进行：

自动光学检测：
- 目的： 利用高分辨率相机检查芯片表面是否有可见缺陷。
- 关键项目： 划痕、崩边、裂纹、沾污、异物、金属层短路/开路、钝化层损伤、焊盘氧化/污染、标识不清等。
X射线检测：
- 目的： 透视检查芯片内部结构。
- 关键项目： 焊线球（如果有预植球）、引线框架连接（如果已绑定）、内部金属层连接、空洞、分层等非表面可见的内部缺陷。
红外热成像：
- 目的： 在芯片工作时，通过红外相机捕捉其表面温度分布。
- 关键项目： 识别异常热点（可能指示短路、过载或散热设计问题）、温度分布不均。

五、特殊性能测试 (针对特定类型芯片)

射频芯片：
- 关键项目： 增益 (Gain)、噪声系数 (NF)、线性度 (IP3, P1dB)、输入/输出回波损耗 (S11, S22)、隔离度 (S12, S21)、相位噪声、杂散发射等。通常在特定频点下使用矢量网络分析仪等设备进行。
模拟/混合信号芯片：
- 关键项目：
  - 精度： 偏移 (Offset)、增益误差 (Gain Error)、非线性度 (INL, DNL - 尤其对ADC/DAC)。
  - 动态性能： 信噪比 (SNR)、总谐波失真 (THD)、无杂散动态范围 (SFDR)、建立时间 (Settling Time)。
  - 电源抑制比 (PSRR)、共模抑制比 (CMRR)。
功率半导体：
- 关键项目： 击穿电压 (BV)、导通电阻 (RDS(on))、开关时间 (Ton, Toff)、阈值电压 (Vth)、栅极电荷 (Qg)、体二极管特性 (Vf, Trr)。

总结

裸芯片测试是一个多维度、多层次的质量保障过程。其核心检测项目围绕电性能达标(DC/AC参数)、功能正确性(功能/扫描测试)、结构完整性(DFT结构测试) 和潜在缺陷筛查(IDDQ/老化) 展开，辅以必要的物理外观与内部无损检查。对于特定类型的芯片（如RF、Analog、Power），还需进行专项的特殊性能参数测试。综合运用这些测试项目，才能有效地识别出制造缺陷、设计缺陷和早期可靠性问题，确保只有合格的裸芯片流入封装环节，为最终产品的性能和可靠性奠定坚实基础。测试策略的选择（如测试项目的组合、测试向量的覆盖度、测试条件的严苛度）需要根据芯片的复杂度、应用场景、成本目标以及良率要求进行精心设计和优化。